ПРОЯВЛЕНИЕ НЕИСПРАВНОСТЕЙ ЛОГИЧЕСКИХ ЭЛЕМЕНТОВ НА РАБОЧИХ ВЫХОДАХ ДИСКРЕТНЫХ УСТРОЙСТВ

АННОТАЦИЯ

В работе исследуются внутренние неисправности дискретных устройств и их проявление в виде ошибок на рабочих выходах. Перечислены виды возможных ошибок на выходах устройств. Установлена структурная зависимость логических комбинационных схем на проявление конкретного значения логического сигнала на рабочем выходе, что при подобном анализе других выходов, в совокупности, может предопределять вид ошибки. Установлено, что наличие элемента инверсии по пути трансляции до рабочих выходов внутренней неисправности логических комбинационных схем обеспечивает инвертирование значения искаженного сигнала. Полученные результаты могут быть использованы при проектировании схем встроенного контроля дискретных устройств надежных систем управления и контроля.

ABSTRACT

The work investigates the internal faults of discrete devices and their manifestation in the form of errors at the working outputs. The types of possible errors at the device outputs are listed. The structural dependence of logical combinational circuits on the manifestation of a specific value of a logical signal at the working output has been established, which, with a similar analysis of other outputs in the aggregate, can predetermine the type of error. It has been established that the presence of an inversion element along the translation path to the working outputs of the internal malfunction of logical combinational circuits ensures the inversion of the value of the distorted signal. The results obtained can be used in the design of built-in control circuits for discrete devices of reliable control and monitoring systems.

Ключевые слова: неисправность логических элементов; комбинационная схема; значение логического сигнала; ошибка; структурная зависимость логических комбинационных схем; элемент отрицания; вид ошибки на выходах логических схем

Keywords: failure of logical elements; combinational scheme; the value of the logical signal; error; structural dependence of logical combinational circuits; element of negation; type of error at the outputs of logic circuits

Введение. Структуры современных вычислительных устройств реализуются на базе микропроцессорных и микроэлектронных узлов [1-2]. Микропроцессорный узел вычислительного устройства осуществляет логические вычисления на основе заданного алгоритма программного обеспечения. Микроэлектронные узлы состоят из автоматов с памятью – конечные автоматы, и автоматы без памяти – логические комбинационные схемы [3-4].

Тенденции совершенствования технологии изготовления полупроводниковых элементов, что составляют базу микропроцессорной и микроэлектронной техники, в настоящее время достигли результата проектирования транзистора размером в 3 нм [5-6], тем самым располагая на одну условную площадь кристалла все больше таких элементов. Миниатюризация полупроводниковых элементов приводит к уменьшению значения порогов их срабатывания, тем самым увеличивая их чувствительность к различным электромагнитным помехам.

Надежность функционирования (корректной операции вычисления) вычислительных устройств складывается из показателей надежности каждого узла всей системы, в частности, на показателях надежности каждого полупроводникового элемента в составе схемы [8-12]. При микропроцессорных реализациях же надежность системы складывается из двух показателей – надежности аппаратной части, и надежности программного обеспечения.

Некорректное функционирование узлов системы вследствие возникающих внутренних неисправностей приводит к проявлению различных ошибок на выходах системы, кратковременным сбоям или же вовсе отказам. Для повышения надежности вычислительных систем подразумевают использование различных методов, таких как резервирование аппаратных и программных средств, их диверсификации, а также применение методов технического диагностирования отдельных узлов, блоков и т.д. [4, 8, 11, 12]. Существует довольно большое количество работ [11-18], посвященных задачам синтеза надежных дискретных устройств и устройств с самопроверяемыми структурами, ориентированных на обнаружение ошибок на рабочих выходах диагностируемых устройств.

Работа посвящена анализу возникающих неисправностей логических элементов и исследованию зависимостей их проявления на рабочих выходах дискретных устройств в виде ошибки, изучению и установлению структурной зависимости комбинационных схем на вид проявляемой ошибки.

3. Методология исследования

3.1 Возникновение неисправностей в структурах логических устройств

Логические устройства синтезируются на базе полупроводниковых элементов и в совокупности использования тех или иных полупроводников составляют определенную базу (логику) построения (ТТЛ, ТТЛШ, МОП) данных устройств [5, 6, 13]. На рис. 1 приводится логический элемент И-НЕ, построенный по ТТЛ (транзисторно-транзисторной логике) логике, в котором показаны некоторые возможные неисправности в структуре логического элемента.

Рисунок 1. Пример возникновения некоторых неисправностей в структуре логического элемента И-НЕ

Неисправности в полупроводниковых элементах логических устройств возникают вследствие превышения допустимых уровней рабочего напряжения элементов, изменения характеристик самих элементов со временем эксплуатации, некачественное изготовление элементов, механическое повреждение и т.д. Подобные неисправности проявляются в виде сбоев или отказов [14].

Под сбоем понимается кратковременное изменение значения выходной функции, которое чаще всего возникает в результате электромагнитного наводящего напряжения, кратковременного изменения рабочего напряжения, механического воздействия и при других внешних помехах. При исключении факторов, влияющих на корректную работу устройств, значения выходных функций меняется на корректное.

Под отказом понимается устойчивое состояние значения выходной функции. Подобные неисправности чаще всего возникают в результате короткого замыкания между выводами и токопроводящих путей, обрывов, перегорания и пробоя переходов полупроводниковых элементов (см. рис. 1). Вследствие этого на выходах логических элементов встречаются константные неисправности (stuck-at faults) типа const=1 или const=0 .

Вышеперечисленные искажения могут транслироваться на рабочие выходы комбинационных схем и искажать выходные значения рабочих функций – проявляться в виде ошибок на рабочем векторе.

На рабочих выходах дискретных устройств могут проявляться ошибки следующих видов [20]: монотонные – когда происходит однонаправленная трансформация разрядов (только нулей или только единиц); симметричные – когда происходит одинаковое количество трансформаций нулей и единиц; асимметричные – когда происходит неравное количество трансформаций нулей и единиц. На рис. 2 приведены примеры возникновения ошибок разного вида.

Рисунок 2. Примеры возникновения ошибок разного вида

3.2 Влияние внутренней структурной зависимости дискретных устройств на проявление ошибок разной кратности

В зависимости от прохождения входного сигнала x_i через n-количества логических элементов до состояния рабочей выходной функции y_i различают одноуровневые, двухуровневые и многоуровневые логические комбинационные схемы. Исходя из топологии, каждой комбинационной схеме присуще собственные свойства трансформации и трансляции ошибок, возникающей на ее уровнях. Прохождение входного сигнала через несколько уровней схемы, наличие разветвлений во внутренней структуре (см. рис. 3), а также функциональных особенностей схемы и т.д., все эти условия усложняют анализ предсказуемых ошибок на выходах схем.

Выходы схемы f₃ и f₄, приведенной на рис. 3, являются независимыми.

Определение 1. Выходы {f₁, f₂, …, f_n},  комбинационной схемы называются независимыми если в структуре устройства не существуют логические элементы, выходы которых структурно связаны с двумя и более выходами устройства из множества {f₁, f₂, …, f_n}.

При независимых выходах и возникновении во внутренней структуре неисправности, трансляция последней может происходить только на один выход схемы. Соответственно, кратность d возможных ошибок при зависимых выходах может быть только d=1.

Рисунок 3. Зависимые и независимые выходы логической комбинационной схемы

Выходы схемы f₁ и f₂ на схеме рис. 3 являются структурно зависимыми.

Определение 2. Выходы {f₁, f₂, …, f_n},  комбинационной схемы называются структурно зависимыми если в структуре устройства существуют логические элементы, выходы которых структурно связаны с двумя и более выходами устройства из множества {f₁, f₂, …, f_n}.

На структурно зависимых выходах кратность ошибки может принимать значения . Помимо структурной зависимости также существует функциональная зависимость выходов на проявление ошибок той или иной кратности – функциональных особенностей на проявление ошибок определенных кратностей и видов.

Определение возможной кратности проявляемых ошибок осуществляется c использованием булевых производных по известному выражению [14]:

                                     (1)

где d – кратность возможной ошибки на рабочих выходах схемы при возникновении неисправности в точке y.

Каждый множитель выражения (1) есть условие трансляции внутренней неисправности на рабочие выходы устройства и если произведение данных множителей не равно нулю, то на выходах устройства возможны проявления ошибок кратностью d. К примеру, для комбинационной схемы приведенной на рис. 3 при возникновении неисправности в точке y данная неисправность может транслироваться на структурно зависимые рабочие выходы f₁ и f₂ и воспроизводить двукратные ошибки. Условие проявления двукратной ошибки для рассматриваемой схемы:

Следовательно, на выходах f₁ и f₂ схемы рис. 3 могут проявляться двукратные ошибки.

3.3 Зависимость значения логического сигнала на рабочих выходах от числа инверсий по пути трансляции внутренней неисправности

Выражение (1) позволяет определить только кратность возможной ошибки. Вид ошибки (монотонные, симметричные или асимметричные) зависит от особенностей функционирования каждого логического элемента комбинационной схемы, через которые проходит искаженный сигнал. На рис. 4 и 5 приведены значения выходной функции логических элементов разных базисов при возникновении неисправности на их входах. Анализ функционирования данных элементов показывает, что элементы ИЛИ и ИЛИ-НЕ осуществляют трансляцию неисправностей типа const=1 (при искажении типа 0→1) на собственных входах, а элементы И и И-НЕ – при неисправности const=0 (при искажении типа 1→0). При противоположных значениях константных неисправностей значение выходных функций приведено на рисунках. Подтверждением этого служат законы алгебры логики:

для элемента ИЛИ:

для элемента И:

для элемента ИЛИ-НЕ:

для элемента И-НЕ:

Рисунок 4. Примеры возникновения константных неисправностей на входах логических элементов ИЛИ и И

Рисунок 5. Примеры возникновения константных неисправностей на входах логических элементов ИЛИ-НЕ и И-НЕ

Можно заметить, что для элементов ИЛИ и ИЛИ-НЕ условия трансляции неисправностей одинаковы, при этом наличие на выходе инверсии на элементе ИЛИ-НЕ формирует инверсное значение выходной функции. Таким же свойством обладает элемент И-НЕ при сопоставлении с элементом И. Совокупность путей прохождения логического сигнала через подобные элементы с инверсией на входах и выходах диктует значение сигнала на выходах дискретных устройств.

Утверждение 1. Количество инверсий по пути трансляции внутренней неисправности до рабочего выхода комбинационной схемы определяет значение выходной рабочей функции.

Рассмотрим комбинационные схемы на рис. 4, а и б, которые реализуют следующие булевы функции:

Рисунок 6. Комбинационные схемы, построенные в базисе ИЛИ и ИЛИ-НЕ с разным числом инверсий пути трансляции внутренней неисправности до рабочего выхода

Условия трансляции внутренней неисправности на выходе логического элемента для обеих схем будут одинаковы:

Для схемы на рис. 4, а при возникновении неисправностей типа 0→1 на выходе логического элемента 1-го уровня значение выходной функции определяется как , а при неисправности типа 1→0 – . Для второй схемы при неисправности типа 0→1 выходная функция определяется как , при 1→0 – f=0.

Отсюда следует, как при неисправности типа 0→1 , так и при неисправности 1→0 , а значит число инверсий по пути трансляции внутренней неисправности до рабочего выхода вносит коррекцию в значение выходной рабочей функции схем, что и подтверждает утверждение 1.

Анализ структур схем на других базисах также подтвердил корректность утверждения 1.

Выводы. Обсуждение результатов исследования

Особенность структуры логических схем определяют кратность и вид ошибки на рабочих выходах. В работе установлена зависимость значения выходной функции при наличии разного числа инверсий по пути трансляции внутренней неисправности. Подобный анализ внутренней структуры устройства в совокупности позволяет заранее определять вид возможных ошибок на выходах логических схем, и предпринимать меры по их выявлению в задачах синтеза схем встроенного контроля высоконадежных систем управления и контроля, к примеру  как описано в [15], и правильно подбирать помехоустойчивый код в основе системы встроенного контроля дискретных устройств или специальные методы синтеза, тем самым улучшая обнаруживающие характеристики системы функционального контроля.

Список литературы:

1. Микропроцессорная централизация стрелок и сигналов EBILock 950 / Казимов Г.А., Алешин В.Н., Деревянко А.Е., Золотарева С.В., Лекута Г.Ф., Платунов С.Б., Сураев А.В., Хохлов С.А., Хромушкин К.Д.; под. ред. Г.Д. Казиева. – М.: «ТРАНСИЗДАТ», 2008, 368 с.
2. Малиновский М.Л., Аленин Д.А., Барсов В.И., Коноваленко Н.В. Перспективы использования FPGA-технологий в системах железнодорожной автоматики // Вісник Харківського національного технічного університету сільського господарства імені Петра Василенка. Технічні науки. Випуск 130 "Проблеми енергозабезпечення та енергозбереження в АПК України". – Харків: ХНТУСГ, 2012. – 143 с.
3. Lala P.K. Principles of Modern Digital Design. – New-Jersey: John Wiley & Sons, 2007, 436 p.
4. Сапожников В.В., Сапожников Вл.В., Христов Х.А., Гавзов Д.В. Методы построения безопасных микроэлектронных систем железнодорожной автоматики / В; Под ред. Вл. В. Сапожникова. – М.: Транспорт, 1995, 272 с.
5. Intel совершает рекордный скачок технологий. Она перейдет от 10-нм чипов к суперсовременным 3-нм // CNews, 2 Июля 2021.
6. Samsung Plans Mass Production of 3nm GAAFET Chips in 2021 (англ.). Tom's Hardware (11 января 2019). Дата обращения: 23 мая 2022.
7. Fujiwara E. Code Design for Dependable Systems: Theory and Practical Applications. John Wiley & Sons, 2006, 720 p.
8. Пархоменко П.П., Согомонян Е.С. Основы технической диагностики (оптимизация алгоритмов диагностирования, аппаратурные средства). – М.: Энергоатомиздат, 1981, 320 с.
9. Сапожников В.В., Сапожников Вл.В., Ефанов Д.В., Абдуллаев Р.Б. Особенности организации систем функционального контроля комбинационных схем на основе полиномиальных кодов // Известия Петербургского университета путей сообщения. – 2018. – Т.15. – №3. – С. 432-445.
10. Z. Navabi “Digital System Test and Testable Design: Using HDL Models and Architectures”, Springer Science+Business Media, LLC 2011, 435 p.
11. P.K. Lala “Principles of Modern Digital Design”, New-Jersey: John Wiley & Sons, 2007, 436 p.
12. R.B. Abdullaev, D.V. Efanov, V.V. Sapozhnikov, and Vl.V. Sapozhnikov “Polynomial Code with Detecting the Symmetric and Asymmetric Errors in the Data Vectors”, Proceedings of 17th IEEE East-West Design & Test Symposium (EWDTS’2019), Batumi, Georgia, September 13-16, 2019, pp. 157-161, doi: 10.1109/EWDTS.2019.8884451
13. F.Y. Busaba, and P.K. Lala “Self-Checking Combinational Circuit Design for Single and Unidirectional Multibit Errors”, Journal of Electronic Testing: Theory and Applications, 1994, Vol. 5, Issue 1, pp. 19-28, doi: 10.1007/BF00971960.
14. Сапожников В.В., Сапожников Вл.В., Ефанов Д.В. Классификация ошибок в информационных векторах систематических кодов // Известия вузов. Приборостроение. – 2015. – Том 58. – №5. – С. 333-343. – DOI: 10.17586/0021-3454-2015-58-5-333-343.
15. Abdullaev R., Efanov D. Polynomial Codes Properties Application in Concurrent Error-Detection Systems of Combinational Logic Devices // Proceedings of 19th IEEE East-West Design & Test Symposium (EWDTS’2021), Batumi, Georgia, September 10-13, 2021, pp. 40-46. – DOI: 10.1109/EWDTS52692.2021.9580992.